[1] M. Auguin and O. Sentieys. Conception de systèmes sur puce: nécessité d'approches globales face à la concentration des difficultés. In M. Jemni and D. Trystram, editors, Etat des lieux en Architecture, Parallélisme et Système. Hermes, 2005. [ bib | .pdf ]
[2] N. Hervé, D. Menard, and O. Sentieys. Data wordlength optimization for fpga synthesis. In Proceedings of the IEEE International Workshop on Signal Processing Systems, SIPS'05, pages 623-628, Athens, Grece, November 2005. [ bib | .pdf ]
[3] F. Hannig, H. Dutta, A. Kupriyanov, J. Teich, R. Schaffer, S. Siegel, R. Merker, R. Keryell, B. Pottier, D. Chillet, D. M´enard, and O. Sentieys. Co-design of massively parallel embedded processor architectures. In Workshop on Reconfigurable Communication-Centric SoCs ReCoSoC'2005, Montpellier, France, 2005. [ bib | .pdf ]
[4] R. Rocher, D. Menard, O. Sentieys, and P. Scalart. Accuracy evaluation of fixed-point apa algorithms. In IEEE Int. Conference on Acoustics, Speech, and Signal Processing, ICASSP, volume 5, pages 57-60, Philadelphie, USA, 2005. [ bib | .pdf ]
[5] J.-M. Philippe, S. Pillement, and O. Sentieys. A low-power and high-speed quaternary interconnection link using efficient converters. In Proceedings of the IEEE International Symposium on Circuits and Systems, ISCAS'05, pages 4689-4692. IEEE CAS Society, 2005. [ bib | .pdf ]
[6] N. Hervé, D. Menard, and O. Sentieys. Synthèse d'architecture sur fpga sous contrainte de précision. In Majestic 2005, Troisième MAnifestation des JEunes Chercheurs dans les domaines STIC, Rennes, France, 2005. [ bib ]
[7] L. Abdelouel, D. Chillet, and O. Sentieys. Synthèse de l'interconnexion des mémoires dans un contexte multi-processeurs. In Majestic 2005, Troisième MAnifestation des JEunes Chercheurs dans les domaines STIC, Rennes, France, 2005. [ bib ]
[8] T. Saïdi, O. Sentieys, and S. Roy. Prototype mimo temps réel pour l'umts. In Majestic 2005, Troisième MAnifestation des JEunes Chercheurs dans les domaines STIC, Rennes, France, 2005. [ bib ]
[9] I. Benkermi, A. Benkhelifa, D. Chillet, S. Pillement, J.P. Prevotet, and F. Verdier. Modélisation niveau système de soc reconfigurables. In Symposium en Architectures de Machines, Le Croisic, France, 2005. [ bib ]
[10] D. Chillet, L. Abdelouel, and O. Sentieys. Modèle générique de hiérarchie mémoire pour l'exploration architecturale. In Symposium en Architectures de Machines, Le Croisic, France, 2005. [ bib | .pdf ]
[11] N. Hervé and D. Ménard et O. Sentieys. Synth`ese d'architecture sur fpga sous contrainte de pr´ecision des calculs. In Symposium en Architectures de Machines, Le Croisic, France, 2005. [ bib | .pdf ]
[12] R. Rocher, D. Menard, O. Sentieys, and P. Scalart. Evaluation de la précision des algorithmes de projection affine en virgule fixe. In Colloque GRETSI sur le traitement du signal et des images, Louvain, Belgique, 2005. [ bib ]

This file was generated by bibtex2html 1.96.